國家自然科學基金委員會根據國家基礎科學發展需求，在“十五”期間實施“國家自然科學基金重大研究計劃”，集成不同學科背景、不同學術思路項目，形成具有統一目標的項目群，給予相對長期的資助，以提高我國基礎研究在具有重要科學意義的研究方向上的自主創新能力。

　　現公布《半導體集成化芯片系統基礎研究》重大研究計劃2005年度項目指南，歡迎具有相應研究工作基礎與能力的科技工作者提出申請，參與競爭。國家自然科學基金委員會將按照重大研究計劃試點實施方案和“依靠專家、發揚民主、擇優支持、公正合理”的評審原則，對申請項目組織評審，擇優給予資助。申請受理截止時間為：2005年12月30日。

　　申請注意事項如下：

　　申請前，認真閱讀《國家自然科學基金項目管理規定》、《國家自然科學基金重大研究計劃試點實施方案》，了解有關實施辦法、要求和責任等。特別是申請者須具備的條件、申請資格及項目實施的要求和責任等有關條文，請到自然科學基金委網站http://www.nsfc.gov.cn查閱。

　　申請項目應符合指南的范圍與要求，項目的名稱、具體研究方案、研究內容和目標等由申請者提出，鼓勵申請者提出具有創新學術思想的研究方案。

　　申請者須符合所申請重大研究計劃中相應類型項目（面上和重點項目）的申請資格，任高級專業技術職務者在一個重大研究計劃中只能申請或承擔一項（包括項目組主要成員）。具有高級專業技術職務的申請者和項目組主要成員仍須遵守科學基金相應申請項目的限項規定，即負責或參加面上項目合計不超過2項，重點和重大項目不超過1項。

　　申請書采用2005年通用電子版，請到自然科學基金委網站https://isis.nsfc.gov.cn下載，申請者須按照重大研究計劃項目撰寫提綱要求填寫。

　　所有申請均須通過依托單位報送電子申請書和1份簽字蓋章的紙質申請書原件，電子申請書與紙質申請書的內容必須一致，難以電子化的附件材料隨紙質申請書一并報送。

　　各申請單位須首先將電子申請書報送自然科學基金委信息中心，可選擇Miniiris系統或科學基金項目管理信息系統（https://isis.nsfc.gov.cn），在受理截止日期（12月30日）前提交，并在科學基金項目管理信息系統上打印申請項目清單。

　　各申請單位須在受理截止時間內報送紙質申請材料，包括本單位公函、申請項目清單和紙質申請書，可郵寄或直接送信息科學部綜合處。郵寄申請材料時須使用特快專遞。報送日期以郵戳為準。

　　附件：《半導體集成化芯片系統基礎研究》2005年項目指南

　　一、宗旨和目標

　　“半導體集成化芯片系統基礎研究計劃”的宗旨在于：以超過當前國際微電子生產水平2至3代的芯片系統（SOC：system on chip）需要解決的重要科學問題為研究對象，開展廣泛、深入的基礎研究，為我國2005年至2010年及其后的微電子科技與IC產業發展提供解決關鍵問題的科學方法，從而促進我國電子信息工業高速、持續地發展。“半導體集成化芯片系統基礎研究”反映了微電子領域在本世紀最現實、最迫切的發展方向，即由集成電路（IC）向集成系統（IS）方向的轉變。

　　本計劃的科學目標是通過對科學發展趨勢和國家長遠需求的分析，結合微電子學科國際研究現狀與發展趨勢，部署SOC集成方法學，SOC綜合、驗證與測試理論，用于SOC的集成微傳感系統，面向SOC的小尺寸器件科學問題，適于SOC的新材料及新器件探索與集成等五個關鍵的基礎研究方向；爭取在理論和實驗的源頭創新上有所突破，提高我國在芯片系統研究領域的整體創新能力。通過探索和解決SOC所面臨的科學難題，在系統集成、設計方法、器件與材料方面力爭取得重大突破，為發展具有我國自主知識產權的SOC芯片產品提供科學方法和技術來源，服務于國民經濟和現代化國防建設，為改變我國微電子領域的落后面貌出力。

　　二、研究方向及內容

　　本研究計劃包含5個關鍵的研究方向，并列出了各方向的主要研究內容。此外，還鼓勵圍繞“計劃”的總體科學目標而提出的具有原創性的新概念、新思路、新方法、新器件和新材料的研究申請。

　　SOC集成方法學（涉及領域：數學、計算機、微電子）

　　科學目標：

　　研究高性能、低功耗的系統結構和高效率的包含模擬、數字、射頻乃至微機械等的系統集成方法，全面解決SOC所面臨的設計復雜性難題。

　　研究內容：

　　（1）信息處理算法到SOC的映射

　　研究將信息處理算法映射為SOC的優化體系結構、軟硬件劃分和軟硬件協同設計、硬件映射和軟件編譯等關鍵問題。

　　（2）芯核及其可復用性和可嵌入性

　　研究芯核在各個設計層次上的標準化描述、精確的特性模型及芯核特性的提取方法。研究芯核的可復用性和可嵌入性。

　　（3）可重構系統

　　研究異構多核、可重構的體系結構及硬件可編程電路和系統。

　　（4）高性能、低功耗電路與系統

　　研究各個層次的高性能、低功耗的設計方法，系統結構和電路技術，尤其是降低納米尺寸IC漏電的低功耗電路技術，探索新型的高性能、低功耗電路形式。

　　（5）新型定時系統與異步系統

　　研究新型的定時系統，精確控制和減小時鐘偏移。研究片上網絡（network on a chip）和數據驅動的異步系統。

　　（6）模擬、射頻及混合信號集成電路

　　研究SOC中關鍵性的模擬、射頻電路IP模塊。研究IC中的混合信號串擾效應以及保持信號完整性的關鍵技術。

　　SOC的綜合、驗證與測試（涉及領域：數學、計算機、微電子）

　　科學目標：

　　研究SOC設計、測試理論與方法，為SOC的綜合、驗證和測試提供高效率、大數據量的算法，為開發SOC的EDA工具提供科學依據。

　　研究內容：

　　（1）芯片系統的行為表示

　　研究能預估功耗、互連線延時、噪聲、可靠性等SOC的重要性能指標。研究驗證測試的高層次抽象模型和層次式、結構化表示理論。

　　（2）互連線的建模、仿真與線網綜合

　　研究互連線的建模與快速仿真的數學方法。研究時鐘線網和電源線網的仿真和綜合。

　　（3）與物理層相關的系統綜合

　　研究與物理層相關的系統綜合方法，即將系統綜合和布圖綜合融合起來的方法，解決設計不收斂的難題。

　　（4）從行為級到版圖級的驗證與測試生成

　　研究設計驗證的形式方法和非形式方法（模擬和測試）。研究能反映SOC重要指標（功耗和互連線延遲）的故障模型和故障模擬技術。研究行為級、邏輯級、電路級和版圖級等各種層次的驗證與測試生成方法。

　　（5）SOC的測試方法

　　研究模擬電路測試、數-模混合電路測試、軟-硬件協同測試、可復用芯核測試、低功耗測試等問題。

　　（6）SOC的可測試性、自修復和容錯設計

　　針對SOC的故障模型，研究SOC的可測試性設計：SOC中嵌入芯核的測試體系結構和方法，SOC的自測試、自修復和容錯設計等。研究用于層次式芯核的BIST測試的可復用性、可擴展性。

　　（7）可制造性和高成品率設計

　　研究可制造性和高成品率的SOC設計理論、算法及工具開發，通過高精度的元器件建模、快速模擬、面向可制造性和高成品率的設計技術，保證SOC的高成品率。

　　適用于SOC的集成微傳感系統（涉及領域：物理、化學、生物、微機械、微電子）

　　科學目標：

　　建立微傳感結構中的物理、化學和生物非電類信號與電信號等多參量耦合及其相互作用的模型及分析方法。研究非電類信號的獲取、信息處理、以及反饋執行等相關的基礎性問題。研究微傳感器與CMOS電路設計、工藝的相容性問題。

　　研究內容：

　　（1）微結構中物理、化學和生物信號與電信號的耦合、轉換和分析方法

　　研究微結構中的物理、化學和生物等非電學參量與電學量的相互影響和轉換原理。研究多參量耦合模型、非線性效應和分析方法。

　　（2）微結構動力學建模分析與非電類信號的信息處理理論

　　研究微結構中傳質、傳媒輸運機制。研究微結構的各種失效、故障模式及機理。開展微結構可靠性、測控和實驗分析研究。研究非電類信號的分析和處理方法。

　　（3）微傳感器及其陣列芯片系統的設計與集成技術

　　研究微傳感結構及預處理的設計與集成技術，微傳感器陣列形成、多傳感器融合及其與物理、化學、生物等非電類信號處理電路的集成技術。

　　（4）微傳感與集成電路的工藝相容性

　　研究物理、化學、生物微傳感的特殊工藝及其集成工藝的兼容性。研究微結構與集成電路的相容技術。

　　用于SOC的小尺寸器件與材料的科學問題（涉及領域：物理、材料、微電子）

　　科學目標：

　　通過研究新型器件結構和材料，為SOC提供小尺寸、高性能、低功耗、長壽命的新器件和特殊器件，探索生長高晶體完整性、大尺寸硅材料的途徑。

　　研究內容：

　　（1）用于SOC的高速低功耗器件

　　研究用于SOC的各種高速低功耗器件的結構、模型和參數提取，并利用現有條件研制器件及相應試驗IC.

　　（2）新型存儲器件

　　研究新型低功耗、高密度存儲器，例如鐵電存儲器（FeRAM）、鐵磁存儲器（MRAM）、相變存儲器等的材料、結構、集成、工藝及可靠性等問題。

　　（3）0.1微米級器件用硅材料的缺陷問題

　　研究納米級微觀缺陷在硅晶體生長和后工藝過程中的演變特征、消除與控制缺陷的有效方法，探索生長高晶體完整性、大尺寸硅材料的途徑。

　　（4）高遷移率溝道納米MOS器件

　　充分利用應力、高遷移率材料、多種晶向、能帶工程等手段，發展相應的新器件結構，制備與CMOS工藝兼容的新結構高遷移率的納米MOSFET.

　　面向SOC的新材料及新器件探索與集成（涉及領域：物理、材料、微電子）

　　科學目標：

　　通過研究新材料和新器件，探索工藝兼容、極低功耗、超高密度、超高頻率的器件，為SOC的發展開辟新天地。

　　研究內容：

　　（1）硅基射頻新器件和相關材料問題

　　研究適于SOC的射頻電路用的新器件，解決工藝兼容性等問題，實現適于SOC高頻端的新器件和電路。

　　（2）納電子器件及其集成基礎

　　研究納米結構的物理機制，提出可集成的器件結構和工作模式，建立相關器件物理模型和模擬方法。

　　申請書要突出源頭創新，強調學科交叉，注意與其它國家項目的區別。

　　三、申請注意事項

　　本計劃旨在將相關研究聯系起來，成為一個協調的綜合研究計劃。申請書應論述與項目指南最接近的科學問題，以及對解決核心科學問題和實現“計劃”總體目標的貢獻。項目申請書的目標和內容應瞄準上述領域的關鍵科學問題，突出本計劃的特點，強調創新點以及前沿基礎科學問題的研究。

　　申請者可根據擬解決的具體科學問題，在認真總結國內外過去的工作、明確新的突破點以及如何探索的基礎上，自由確定項目名稱、研究目標、研究內容、技術路線和相應的研究經費。主要以相當于面上、重點項目資助強度予以支持。（面上項目平均30萬元左右資助強度，重點項目平均資助強度為180萬元）。

　　本年度擬批準項目經費1300萬。資助項目數和資助強度依據申請情況和申請項目研究工作的實際需要而定。本年度擬支持3－4項重點項目，優先支持在上述方向研究成果基礎上整合的、體現集成創新的、具有較明確應用前景，能在近3年取得突破性進展的SOC芯片項目，例如：低功耗、多核、可重構的SOC；陣列式或多物理量／生化量的集成微傳感系統，等等。

　　由信息科學部、工程與材料科學部、數理科學部、化學科學部、生命科學部組成的聯合工作組受理申請，申請書標明“重大研究計劃”和“半導體集成化芯片系統基礎研究”字樣，申請書封面的“申報學科”欄填寫申請項目所屬學部。特別提醒申請人要根據研究內容填報相應學科，而不要過分集中在信息科學部，本計劃研究內容涉及上述5個科學部，屬于大跨度交叉，評審過程中由各科學部人員組成的聯合工作組會考慮不同研究內容的協調與均衡。

　　申請書格式同面上項目申請書。為避免重復資助，項目申請書應明確論述該項申請與國家和部門其它相關研究項目的聯系與不同。

　　項目評審采用同行評議與會議評審的評審機制。項目遴選時，除考慮國家自然科學基金委員會規定的遴選項目準則外，還強調對加速項目總體進展和認識核心科學問題所起的作用。為促進項目負責人之間的聯系及學術思想和信息的交流，促進新的科學研究群體的形成及多學科集成，每年將舉行一次“研究計劃”項目負責人會議。

　　二00五年十一月二十四日